#### HUMBOLD-UNIVERSITÄT ZU BERLIN Institut für Physik



Seminar "Physik der Halbleiterbauelemente"

# Feldeffekttransistoren: JFET, MESFET und MOSFET

Matthias Kreier

4. Juli 2005

# Gliederung

#### 1 Einführung

Abkürzungen, Motivation, Historisches sowie Vor- und Nachteile von Feldeffekttransistoren

#### 2 JFET und MESFET

- 2.1 Grundlegender Aufbau
- 2.2 Strom-Spannungs-Verhalten
- 2.3 allgemeine Ladungsverteilung
- 2.4 selbstsperrender FET (Anreicherungstyp, normally-off)
- 2.5 Feldabhängige Beweglichkeit

### 3 MOSFET

- 3.1 allgemeiner Aufbau
- 3.2 Nichtgleichgewichtsbedingungen
- 3.3 Linearer Bereich und Sättigungsbereich
- 3.4 Bauformen und Strukturen
- 3.5 Nonvolatile Memory Devices

# 1.1 Abkürzungen

Transistor	Transfer Resistor
FET	FeldEffektTransistor (field effect transfer resistor)
JFET	JunctionFET (1952 Shockley)
IGFET	Insulated Gate FET
MESFET	MEtal-Semiconductor FET (1966 Mead)
MOSFET	MetalOxidSemiconductor FET
NMOS/PMOS	N-doped MOS / P-doped MOS
CMOS	Complementary MOS
HEMT	High Electron Mobility Transistor
TTL	TransistorTransistorLogic
NVRAM	Non Volatile Random Access Memory
EPROM	Erasable Programmable Read Only Memory

### 1.2 Motivation

Warum wird ein Computerprozessor warm? Warum hat mein Computernetzteil +5V, +12V und +3,3V? Was ist ein CMOS-Sensor meiner Digitalkamera? Warum sind TFT-Displays besser als STN/TSTN LCDs? Wie funktioniert die Flashtechnologie in SD-Karten und USB-Sticks? Warum muß man sich beim Umgang mit CMOS erden? Wie klein und leicht können Handys werden?

## **1.3 Historisches**

- **1926** Patentanmeldung von Julius Edgar Lilienfeld [U.S. 1,745,175 (1930)]
- **1934** Patentanmeldung von Oskar Ernst Heil [British Patent 439,457 (1935)]
- 1947 Im Dezember entsteht an den Bell Lab. der erste bipolare Transistor: W. B. Shockley, John Bardeen & Walter Brattain
- 1948 Untersuchung der Theorie von William B. Shockley und G. L. Pearson ["Modulation of Conductance of Thin Films of Se...", Phys. Rev, 74, 232 (1948)] Probleme bei Umsetzung der Theorie: surface states (reproduzierbar gute Halbleiter-Isolator-Grenzflächen)
- **1960** D. Kahng und M. M. Attalla: erster FET (Siliziumbasis) ["Silicon-Silicon Dioxide Field Induced Surface Devices", IRE Solid-State Device Res. Conf., Carnegie Institute of Technology, Pittsburgh, Pa., 1960]
- 1963 IGFET von S. R. Hofstein und F. P. Heiman
- 1964 MOS Transistor von C. T. Sah
- 1965 Gordon E. Moore: Moore's Law, e.g. 65000 on a chip in 1975

### 1.4 Vor- und Nachteile

- Nachteile: prinzipiell schlechte Hochfrequenzeigenschaften aufgrund geringer Oberflächenbeweglichkeit der Ladungsträger im Kanal
  - geringere Sperrspannungen als Bipolare Transistoren und IGBTs (Insulated Gate Bipolar Transistor)
- Vorteile: Steuerung der Leitfähigkeit stromlos (kapazitiv), also leistungslos
  - einfacher Herstellungsprozess integrierte Schaltung
  - Verkleinerungspotential sehr hoch (Moore's Law)

### 2.1 Junction Field Effect Transitor (JFET)



### 2.2 Strom-Spannungs-Verhalten

In BREAKDOWN 3 Bereiche: REGION SATURATION LINEAR 1) linearer Bereich REGION REGION  $V_{g} = 0$ 2) Sättigungsbereich LOsat 3) Durchbruchbereich (breakdown, punch through) VG = Vp /4  $|V_{g}| = V_{p}/2$ / VD sat ) sol , V<sub>P</sub> is the pinch-off voltage. VD sot Sat

# 2.3 allgemeine Ladungsverteilung

#### Annahmen:

- 1) Kanaländerung langsam
- 2) abrupte Verarmungszone
- 3) konstante Beweglichkeit

#### Verarmungsbreiten:

$$y_1 = \sqrt{2\epsilon_s (V_G + V_{bi})/qN_D}$$

$$y_2 = \sqrt{2\epsilon_s (V_D + V_G + V_{bi})/qN_D}$$

pinch-off Strom & Spannung (Abschnürstrom und -spannung)

$$V_P = V(y_2 = a) = \frac{q N_D}{2\epsilon_S} a^2$$

$$I_{P} = \frac{Z \mu q^{2} N_{D}^{2} a^{3}}{6 \epsilon_{S} L}$$





# 2.3 allgemeine Ladungsverteilung - Leitfähigkeit

Durchlassleitfähigkeit (transconductance g<sub>m</sub>):

$$g_m \equiv \frac{\partial I_D}{\partial V_G} = \frac{2 Z \mu q N_D}{L} (a - y_2)$$

Kanalleitfähigkeit (channel conductance, drain conductance g<sub>p</sub>):

$$g_D \equiv \frac{\partial I_D}{\partial V_D} = \frac{2 Z \mu q N_D}{L} (y_2 - y_1)$$

drain conductance im linearen Bereich ( $V_D \rightarrow 0$ ):

$$g_{D0}(V_D \to 0) = g_{max}(1 - \sqrt{\frac{V_G + V_{bi}}{V_p}})$$

transconductance im Sättigungsbereich:

$$g_{m} = \frac{\partial I_{Dsat}}{\partial V_{G}} = g_{max} (1 - \frac{y_{1}}{a}) = g_{max} (1 - \sqrt{\frac{V_{G} + V_{bi}}{V_{p}}})$$
$$g_{max} = \frac{q N_{D} a \mu Z}{L}$$

mit

### 2.4 selbstsperrender FET (normally off)

$$V_{T} \approx V_{bi} - V_{P}$$
$$V_{bi} \approx V_{T} + V_{P}$$
$$I_{D} = \frac{Z \mu \epsilon_{s}}{2 aL} (V_{G} - V_{T})^{2}$$





Feldeffekttransistoren - JFET, MESFET und MOSFET

Seite 11

# 2.5 Feldabhängige Beweglichkeit

Abhängigkeit der Driftgeschwindigkeit vom elektrischen Feld:

$$v = \mu \cdot E$$

linearer Zusammenhang nur gültig für kleine Feldstärken, bei großen Feldstärken:

 $v \rightarrow v_{max}$ 

Sonderverhalten GaAs: Bandstruktur (Tafel)



# 2.5 Feldabhängige Beweglichkeit

rechts: Zwei-Regionen-Modell

unten:

Näherung für die Abhängigkeit der Geschwindigkeit vom elektrischen Feld





### Feld unter dem Gate





Feldeffekttransistoren - JFET, MESFET und MOSFET

Seite 14

### Querschnitt eines Kanals - relevante Meßgrößen

GaAs MESFET im Sättigungsbereich Querschnitt durch den Kanal

elektrisches Feld

Driftgeschwindigkeit der Elektronen

Raumladung im Kanal



MISFET (Metal Insulator Semiconductor Field Effect Transistor):

Ge, Si und GaAs mit SiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub> und Al<sub>2</sub>O<sub>3</sub>

wichtigster Vertreter: die Si-SiO<sub>2</sub> Kombination



### Moore's Law



#### Mooresche Gesetze:

- (1) Die Anzahl an Komponenten je Chip verdoppelt sich im Schnitt alle 18 Monate.
- (2) Die Kosten je Bauelement
  (in integrierter Schaltung)
  sinkt exponentiell (35%/Jahr)
  während die Kosten einer
  FAB exponentiell steigen.
  (2025: FAB ~ 1 Billion \$)

Originalgrafik Gordon E. Moore 1965

### Moore's Law: Strukturgröße



Links: Vorhersage aus S. Sze 1980

#### State-of-the-art 2005:

Lithographie mit 248 nm kleinste Strukturgröße: ~ 90 nm (z.B. FET Kanallänge, möglich mit phasenkompensierten Masken und spez. chemischen Verfahren) Positionierungsgenauigkeit der Masken: 45 nm Kernspannung: ~ 1,2 Volt Leistungsverbrauch eines Hochleistungsprozessors: 130W

10<sup>7</sup> transistoren bei 1,5 GHz ~ 130 W 10<sup>8</sup> transistoren bei 10 Ghz ~ 10 kW/cm<sup>2</sup> !! (Leistungsdichte eines Düsentriebwerkes)

# Moore's Law: Transistoren je DIE



Feldeffekttransistoren - JFET, MESFET und MOSFET

Vorhersage aus S. Sze 1980

State-of-the-art 2005:

Pentium M Dothan

Transistoren: 140 Millionen DIE-Größe: 83,6 mm<sup>2</sup> Vcore: 1,260 V Taktfrequenz: 2 Ghz Fertigungsprozess: 90 nm Leistungsabgabe: 21 W

#### transistors



### 3.1 Allgemeiner Aufbau eines MOSFETs



#### n-Kanal selbstsperrender MOSFET (normally-off oder enhancement-type)

# 3.2 Nichtgleichgewichtsbedingungen

Zweidimensionales Banddiagramm eines n-Kanal MOSFETs

- (a) Konfiguration des Bauelementes
- (b) Banddiagramm für unbeschaltetes Bauelement
- (c) Gleichgewichtsbedingung unter einer Gate-Spannung (Inversion)
- (d) Nichtgleichgewichtsbedingung bei Gate- und Drainspannung
- E<sub>i</sub> imref der Minoritätsladungsträger
   E<sub>Fp</sub> imref für Löcher
   E<sub>Fp</sub> imref für Elektronen





### 3.2 Nichtgleichgewichtsbedingungen

Oberflächenladung pro Fläche (starke Inversion) ist gegeben durch:

$$Q_{s} = Q_{n} + Q_{B}$$

'Bulk'-Ladungsträger:

$$Q_{B} = -q N_{A} W_{m} = -\sqrt{2q N_{A} \epsilon_{S} (V_{D} + 2\psi_{B})}$$

Ladungen von Minoritätsladungsträgern in Inversionsschicht:

zw.:  

$$|Q_{n}| = q \int_{0}^{x_{i}} n(x) dx = q \int_{\psi_{s}}^{\psi_{B}} \frac{n(\psi) d\psi}{d\psi/dx} \qquad .$$

$$|Q_{n}| = q \int_{\psi_{s}}^{\psi_{B}} \frac{n_{p0} e^{(\beta\psi - \beta V_{D})} d\psi}{(\sqrt{2} kT/qL_{D}) F(\beta\psi, V_{D}, n_{p0}/p_{p0})} \qquad (1)$$

bz

Für praktische Dotierungen von Silizium ist x, relativ klein, im Bereich von 30 bis 300 Å. Gleichung (1) ist die Grundgleichung für 'long-channel' MOSFETs und numerisch zu lösen.

### 3.3 Linearer Bereich und Sättigungsbereich





# 3.4 Bauformen von MOSFETs



Anreicherungstyp (enhancement):

 $I_{D}$  erst oberhalb Schwellspannung  $V_{T}$  (threshold)

# 3.4 MOSFET Strukturen - HMOS



#### High-performance MOS

- (a) single implantation
- (b) double implantation
  - p1 threshold control implant
  - p2 punch-through control implant

#### Prinzip:

- höheres Dopinglevel in Oberflächenregion
   Effekt:
- Beeinflussung der Schwellenspannung
- Erhöhung der punch-through-Spannung
- Senkung der Drainkapazität
- Minimierung von short-channel Effekten

#### Nachteil:

- schlechteres Subschwellenverhalten (large subthreshold swing)
- erhöhte Substratspannungsempfindlichkeit

$$(V_{BS})$$

# 3.4 MOSFET Strukturen - DMOS, DIMOS





<sup>(</sup>b)

(a) Double-diffused MOS (DMOS)

Prinzip:

- Kanallänge durch höhere Diffusionsrate des p-dopants im Verhältnis zum n<sup>+</sup>-dopant in Source bestimmt
- nach Kanal folgt leicht dotierte Driftregion

#### (b) Double-Implanted MOS (DIMOS)

- Herstellung von Source und Drain mit polykristallinem Gate als Maske

#### Vorteile:

- sehr kurze Kanäle
- Kanallänge unabhängig von Lithographie
- gute punch-through Kontrolle wegen des stark dotierten p-Schildes
- schwach dotierte Driftregion minimiert
   Spannungsabfall über dieser Region durch gleichmäßiges Feld - velocity saturation

### 3.4 MOSFET Strukturen - Thin-Film Transistor



#### Thin-Film Transistor (TFT)

Halbleiter- (z.B. CdS) und Isolatorschichten werden nacheinander aufgewachsen, um das Bauteil zu bilden.

Durch Schichtaufbau entstehen mehr Defekte und Kristallfehler in den Schichten als in vergleichbaren Einzelkristallhalbleitern, daher sind die Transportprozesse im TFT kompilizierter.

### 3.4 MOSFET Strukturen - Silicon-On-Insulator



Ultra-high-speed operations

3D device configuration

Fig. 57 (a) Silicon-on-insulator MOSFET. (b) Drain characteristics of SOS. (After Tihanyi and Schlotterer, Ref. 64.)

silicon-on-insulator (SOI), u. a. silicon-on-sapphire (SOS,  $Al_2O_3$ ), silicon-onnitride (Si<sub>3</sub>N<sub>4</sub>) und silicon-on-oxide (SiO<sub>2</sub>)

Bauelemente werden im Standard MOS-Prozess hergestellt.

Amorphe Siliziumschichten können per Laser kristallisiert werden.

High defect density in Si-film, high trap density in Si-insulator interface

## 3.4 MOSFET Strukturen - VMOS, UMOS



(a) vertical or V-shaped grooved MOS(b) U-shaped grooved MOS

- Hergestellt auf <100>-orientierten Silizium-Substraten
- Dotierungsverteilung wie DMOS
- gemeinsames Drain an Unterseite

#### Vorteile:

 Viele Bauelemente können parallelgeschaltet werden: Geeignet für hohe
 Ströme und große Leistungen.

### 3.4 MOSFET Strukturen - HEXFET



 $(R = 0,05\Omega)$ 

### 3.5 Nonvolatile Memory Devices



(a) floating-gate NVRAM
(b) MIOS nonvolatile memory (Metal Insulator Oxid Semic.)

Ladung im Gate bzw. Oxid-Isolatorschicht verschiebt Schwellenspannung - FET ist 'on' oder 'off'

Ladung bleibt bis zu 100 Jahre

Löschen mit Gatespannung oder andere Einflüsse (z.B. UV-Licht)

## 3.5 Nonvolatile Memory Devices - SAMOS, FAMOS





#### FAMOS

floating-gate avalanche-injection MOS memory

d<sub>1</sub> ~ 1000 Å

Beschreiben per Lawine von Drain Löschen mit UV oder x-ray

#### SAMOS

stacked-gate avalanche-ingection MOS

Beschreiben und Löschen elektrisch

$$\Delta V_{T} \sim V_{G}$$
 und Schreib/Löschzeit

### Flash und Complementary MOS



# TwinFlash





